1. 首页
  2. 编程语言
  3. 其他
  4. 使用verilog实现基于FPGA的UART串口收发模块

使用verilog实现基于FPGA的UART串口收发模块

上传者: 2019-06-05 10:41:27上传 RAR文件 3.47KB 热度 50次
使用verilog实现基于FPGA的串口收发模块,可在模块内部更改波特率,收发通道独立
下载地址
用户评论