1. 首页
  2. 课程学习
  3. 专业指导
  4. 总线轮询仲裁器Verilog实现

总线轮询仲裁器Verilog实现

上传者: 2019-06-03 20:01:30上传 RAR文件 10.22KB 热度 96次
总线轮询仲裁器Verilog实现,提供了一个基本的轮询方式总线仲裁器,值得参考
下载地址
用户评论
码姐姐匿名网友 2019-06-03 20:01:30

跟网上的都一个版本,浪费积分!!其它下载地址:http://www.cnblogs.com/zhtxwd/archive/2012/01/16/2323595.html

码姐姐匿名网友 2019-06-03 20:01:30

逻辑比较简单,可以看懂

码姐姐匿名网友 2019-06-03 20:01:30

有一点参考价值,还行

码姐姐匿名网友 2019-06-03 20:01:30

非常实用的,看了一下子明白了

码姐姐匿名网友 2019-06-03 20:01:30

逻辑比较简单,不过我想扩充一下,但是还是没想到思路,希望楼主能交流一下。

码姐姐匿名网友 2019-06-03 20:01:30

是3选1的总线仲裁器,逻辑比较简单,可我需要8选1的啊,不过还是有一定的参考价值的