JK触发器的EDA设计

上传者：Vogellen 2019-06-01 01:01:56上传 DOC文件 31KB 热度 85次

使用if语句和case语句设计一个带异步清零（高电平有效）和同步置数（低电平有效端的JK触发器

下载地址

用户评论

更多下载

下载地址

立即下载

收藏腾讯微博

用户评论

JK触发器的EDA设计

使用if语句和case语句设计一个带异步清零（高电平有效）和同步置数（低电平有效端的JK触发器

大小：0B | 2019-06-01 01:01:56
RS触发器D触发器JK触发器.docx

1．验证基本RS触发器门控D触发器边沿JK触发器的逻辑功能2．熟悉常用触发器的使用方法

大小：510.2KB | 2022-12-29 16:11:39
所有jk触发器

jk触发器

大小：0B | 2019-02-25 01:36:00
JK触发器VHDL

使用VHDL编程实现了JK触发器的功能，可以将其下载到FPGA中进行实验

大小：0B | 2018-12-07 10:02:21
JK触发器仿真

JK触发器变为D触发器的实验仿真，实现JK触发器的拓展使用。

大小：0B | 2018-12-07 10:02:22
JK触发器的vhdl

jk触发器的vhdl语言，适用于eda,同步置一。异步清零端，使用的CASE语句

大小：0B | 2019-05-13 06:00:34
JK触发器D触发器比较器verilog

verilog编写的关于JK触发器D触发器和比较器的源程序模块和测试程序模块

大小：0B | 2019-05-13 06:00:25
JK触发器及D触发器构成计数型触发器

基于Multisim14，绘制的JK触发器及D触发器构成计数型触发器仿真.

大小：0B | 2019-02-25 01:35:39
JK D T触发器

详细介绍JK、D、T触发器，内容简单易懂。

大小：0B | 2019-07-17 16:42:35
JK触发器VHDL QuartusII

JK触发器VHDLQuartusII仿真

大小：0B | 2019-08-13 16:31:39