3-8译码器verilog 代码 上传者：我真不会写代码 2019-05-31 19:53:17上传 RAR文件 79.89KB 热度 28次 eda入门级设计，本实例是3-8译码器verilog代码，可综合！ 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-05-31 19:53:17 资源正是我想找的那方面，不错 码姐姐匿名网友 2019-05-31 19:53:17 写的还比较清晰 码姐姐匿名网友 2019-05-31 19:53:17 代码是对的．．．不错不错 码姐姐匿名网友 2019-05-31 19:53:17 没有仿真程序，有点儿失望啊，不过代码是正确的 发表评论 我真不会写代码 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
资源正是我想找的那方面，不错
写的还比较清晰
代码是对的．．．不错不错
没有仿真程序，有点儿失望啊，不过代码是正确的