FPGA用Verilog编写的uart接口，包括发送和接收 上传者：keenrom 2019-05-31 16:52:30上传 RAR文件 608.77KB 热度 57次 FPGA用Verilog编写的uart接口，包括发射和接收 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-31 16:52:30 还不错，但是我将受到的数据连续发送出去去问题了，可能我没理解到 码姐姐匿名网友 2019-05-31 16:52:30 可以正常用謝謝囉 码姐姐匿名网友 2019-05-31 16:52:30 不是想要的，简单了，还是多谢分享 码姐姐匿名网友 2019-05-31 16:52:30 代码较简单,供FPGA使用,没有标准bus接口,仅uart无用,不建议下载 发表评论
还不错，但是我将受到的数据连续发送出去去问题了，可能我没理解到
可以正常用謝謝囉
不是想要的，简单了，还是多谢分享
代码较简单,供FPGA使用,没有标准bus接口,仅uart无用,不建议下载