FPGA用Verilog编写的uart接口，包括发送和接收 上传者：keenrom 2019-05-31 16:52:30上传 RAR文件 608.77KB 热度 28次 FPGA用Verilog编写的uart接口，包括发射和接收 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-31 16:52:30 还不错，但是我将受到的数据连续发送出去去问题了，可能我没理解到 码姐姐匿名网友 2019-05-31 16:52:30 可以正常用謝謝囉 码姐姐匿名网友 2019-05-31 16:52:30 不是想要的，简单了，还是多谢分享 码姐姐匿名网友 2019-05-31 16:52:30 代码较简单,供FPGA使用,没有标准bus接口,仅uart无用,不建议下载 发表评论 keenrom 资源：16 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
还不错，但是我将受到的数据连续发送出去去问题了，可能我没理解到
可以正常用謝謝囉
不是想要的，简单了，还是多谢分享
代码较简单,供FPGA使用,没有标准bus接口,仅uart无用,不建议下载