基于FPGA的IRIG_B码解码器设计
针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicatedprogrammablelogicdevice,CPLD)实现IRIG-B码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(fieldprogrammablegatearray,FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。
下载地址
用户评论
不是我希望得到的，有点小失望，不过还是5分
不错，设计思路还算比较新
没什么用，拿原代码出来啊！！！
不错，设计思路还算比较新，我已经设计出更好的方案了。
只是一些理论的东西，对我帮助不大