高速串行数字接口数据恢复模块Verilog代码 上传者：guanchuangsheng 2019-05-27 18:27:42上传 V文件 8.26KB 热度 20次 对串行通信接口进行数据恢复的verilog代码，采用过采样技术将串行bit流数据还原成并行字节输出，在EP3系列FPGA上可达到200Mbps以上的速率 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-05-27 18:27:42 过采样的方法，最后因为FPGA能够倍频的最大限值不够，没有使用 码姐姐匿名网友 2019-05-27 18:27:42 用过采样的方法，比用PLL方法简单，适合FPGA来实现 码姐姐匿名网友 2019-05-27 18:27:42 过采样方法恢复串行数据时钟，始终可能会有较大抖动 码姐姐匿名网友 2019-05-27 18:27:42 觀念簡單 但是沒有考慮實際使用時信號Jitter抖動問題 码姐姐匿名网友 2019-05-27 18:27:42 用过采样的方法进行串行数据的恢复，对于没有CDR功能的fpga用基进行串行数据的恢复还是很好的 发表评论 guanchuangsheng 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
过采样的方法，最后因为FPGA能够倍频的最大限值不够，没有使用
用过采样的方法，比用PLL方法简单，适合FPGA来实现
过采样方法恢复串行数据时钟，始终可能会有较大抖动
觀念簡單 但是沒有考慮實際使用時信號Jitter抖動問題
用过采样的方法进行串行数据的恢复，对于没有CDR功能的fpga用基进行串行数据的恢复还是很好的