一个简单双核CPU的verilog实现（加中断、异常处理，已通过实验箱验证） 上传者：Balabalababubu 2019-05-27 18:12:07上传 RAR文件 29.98KB 热度 24次 一个简单双核CPU的verilog实现（加中断、异常处理已通过实验箱验证）可以实现双核交替访存，提高访问存储器效率，同时可以通过内存数据区实现双核数据的共享。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-27 18:12:07 一点说明不给看的太费力了！ 码姐姐匿名网友 2019-05-27 18:12:07 功能有点强大了，初学者不适合 码姐姐匿名网友 2019-05-27 18:12:07 只是程序看不懂，希望有说明啊！！！ 码姐姐匿名网友 2019-05-27 18:12:07 没有结构图和指令集说明 不太方便 发表评论 Balabalababubu 资源：9 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
一点说明不给看的太费力了！
功能有点强大了，初学者不适合
只是程序看不懂，希望有说明啊！！！
没有结构图和指令集说明 不太方便