EDA2.5分频器笨方法，连图。。

Name: EDA2.5分频器笨方法，连图。。
Rating: 4.5 (40 reviews)
Author: fyfal

上传者：fyfal 2019-05-22 22:54:07上传 RAR文件 1.83KB 热度 40次

这是连图法，，比较繁琐，，但分成了几个模块，，比较简单，，易看易懂。。适合初学者。。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

EDA2.5分频器笨方法连图

这是连图法，，比较繁琐，，但分成了几个模块，，比较简单，，易看易懂。。适合初学者。。

大小：0B | 2019-05-22 22:54:07
VerilogHDL分频器2分频4分频8分频16分频

VerilogHDL分频器2分频4分频,8分频,16分频。

大小：0B | 2019-05-19 13:09:52
VHDL分频器十分频

大小：0B | 2019-01-18 05:32:33
EDA分频器分频可调

VHDL语言，用于EDA分频，产生频率可调的时钟信号

大小：0B | 2019-07-11 13:40:17
三分频电子分频器电路

三分频电子分频器设计图，由multisim软件制作。相信有一定的参考价值。

大小：0B | 2018-12-28 21:52:49
Verilog4分频器

自己弄得，觉得还行！但是出波形是可能会有差错，我用的软件稳定性不好1

大小：0B | 2019-05-06 06:26:18
EDAVHDL八分频器

大小：0B | 2019-01-06 05:10:15
2.5分频verilog

2.5分频verilog，保证正确，附上仿真激励文件！

大小：0B | 2019-05-06 06:19:54
EDA数字分频器EDA的分频设计

EDA的分频设计1.四位十进制数字频率计；2.测量范围：1Hz～10kHz；3.显示时间不少于1S；...

大小：0B | 2019-05-22 22:54:05
基于FPGA的128分频器

基于FPGA的128分频器的128分频，可以直接用quartus软件打开

大小：0B | 2019-09-09 18:15:28
12分频器实验报告

12分频器实验报告VHDL数电实验有仿真结果波形图及原理图

大小：0B | 2019-07-05 07:51:29
eda课程分频器实验

大小：0B | 2019-04-07 12:06:09
EDA任意整数分频分频器

非常经典的一款分频程序，绝对实用功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。...

大小：0B | 2020-05-30 21:35:40
2.5分频VHDl程序

VHDL编写的较为简单的2.5分频程序.

大小：0B | 2019-05-06 06:19:12
任意整数占空比50分频器vhdl

在学习期间写的，参考书上的套路。该代码实现了 1 ~ 255 的整数频率划分，无论偶数奇数，都可以实...

大小：0B | 2019-06-21 04:48:15
基于ise的八分频器

利用Verilog实现八分频，第一次发资源，利用fpga实现分频器的设计

大小：0B | 2019-05-22 22:54:57