基于verilogHDL的存储器测试模块源码 上传者：zzd52958 2019-05-21 18:41:11上传 RAR文件 2.62KB 热度 41次 基于verilogHDL的存储器测试模块源码 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-21 18:41:11 有些地方没注释对新手有点难懂 码姐姐匿名网友 2019-05-21 18:41:11 是一个存储器的test bench，比较规范，代码清晰，初学者可以容易看懂、多谢。 发表评论
有些地方没注释对新手有点难懂
是一个存储器的test bench，比较规范，代码清晰，初学者可以容易看懂、多谢。