用FPGA实现的正交解码计数器 上传者：sean21156 2019-05-16 06:21:53上传 PDF文件 269.19KB 热度 41次 提出了一种正交解码/计数器的电路设计,用AlteraFLEX10KAFPGA实现。电路由数字滤波器、正交解码器和加/减计数器组成。数字滤波器的设计基于数据通道有限状态机模型。电路仿真和实验测试的结果验证了电路功能。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
