16位先行进位加法器的设计与仿真
1.掌握在EDA工具中进行基本逻辑组件的设计方法。2.运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。3.采用QUARTUSII软件设计仿真和调试完成。
下载地址
用户评论
