如何编写verilog测试文件 上传者：yuhanghate 2019-05-15 20:20:38上传 DOC文件 51.5KB 热度 34次 介绍了verilogtestbench的基本写法和一些技巧，对于初学者是很有帮助的。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-15 20:20:38 内容还可以，不过不够详细 码姐姐匿名网友 2019-05-15 20:20:38 还可以 对于刚开始还挺好用的 码姐姐匿名网友 2019-05-15 20:20:38 内容还好吧，不过不够详细。 码姐姐匿名网友 2019-05-15 20:20:38 内容还好，只是没有仿真程序 码姐姐匿名网友 2019-05-15 20:20:38 很不错，虽然不算详细但是都是很重点的东西 码姐姐匿名网友 2019-05-15 20:20:38 虽然不多，但很有帮助，verilog初学者必备 码姐姐匿名网友 2019-05-15 20:20:38 分太高了，内容还好 码姐姐匿名网友 2019-05-15 20:20:38 还好，就是不够详细 发表评论 yuhanghate 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
内容还可以，不过不够详细
还可以 对于刚开始还挺好用的
内容还好吧，不过不够详细。
内容还好，只是没有仿真程序
很不错，虽然不算详细但是都是很重点的东西
虽然不多，但很有帮助，verilog初学者必备
分太高了，内容还好
还好，就是不够详细