一个简单的verilog编写的DMAIPCORE，和大家分享一下 上传者：jestoo42629 2019-05-15 20:15:48上传 RAR文件 6.7KB 热度 36次 一个简单的verilog编写的DMAIPCORE，和大家分享一下绝对值得下载 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-05-15 20:15:48 没看明白，谢谢楼主 码姐姐匿名网友 2019-05-15 20:15:48 内容很全面，但是不太容易看明白，纯.v的代码。 码姐姐匿名网友 2019-05-15 20:15:48 内容很全面，但是不太容易看明白 码姐姐匿名网友 2019-05-15 20:15:48 挺专业的，可以参考，不太好看懂，但是对DMA的理解还是有帮助的。 码姐姐匿名网友 2019-05-15 20:15:48 挺好的，写的很简洁 码姐姐匿名网友 2019-05-15 20:15:48 不是基于amba的可以参考参考 码姐姐匿名网友 2019-05-15 20:15:48 基于wishbone总线的DMA操作，没有注释是个遗憾。待会我上传个带注释版的。 码姐姐匿名网友 2019-05-15 20:15:48 非常好很实用 码姐姐匿名网友 2019-05-15 20:15:48 帮同事下的，还不错 码姐姐匿名网友 2019-05-15 20:15:48 还有一个timescale的.v文件呢 发表评论 jestoo42629 资源：5 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
没看明白，谢谢楼主
内容很全面，但是不太容易看明白，纯.v的代码。
内容很全面，但是不太容易看明白
挺专业的，可以参考，不太好看懂，但是对DMA的理解还是有帮助的。
挺好的，写的很简洁
不是基于amba的可以参考参考
基于wishbone总线的DMA操作，没有注释是个遗憾。待会我上传个带注释版的。
非常好很实用
帮同事下的，还不错
还有一个timescale的.v文件呢