基于IEEE754标准的浮点乘法器 上传者：devilchuck 2019-05-15 13:58:28上传 DOC文件 47.5KB 热度 32次 本设计是基于fpga的浮点乘法器设计，两个浮点数用ieee754标准表示，程序采用的verilog语言 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-05-15 13:58:28 思路清晰，有借鉴意义 码姐姐匿名网友 2019-05-15 13:58:28 可以好好看看这个协议标准 码姐姐匿名网友 2019-05-15 13:58:28 还行 虽然代码有问题 但是思路是清晰的 码姐姐匿名网友 2019-05-15 13:58:28 有错误啊，晕 码姐姐匿名网友 2019-05-15 13:58:28 嗯，有用的 东西还是挺多的~~ 码姐姐匿名网友 2019-05-15 13:58:28 这个对理解浮点数很有帮助的，希望大家都下载，我看了觉得很好 码姐姐匿名网友 2019-05-15 13:58:28 有错误，好像有些bug没除好 码姐姐匿名网友 2019-05-15 13:58:28 有错误啊 根本跑不出来 码姐姐匿名网友 2019-05-15 13:58:28 不知道为何，跑的时候会出错，好像有些bug没除好 发表评论 devilchuck 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
思路清晰，有借鉴意义
可以好好看看这个协议标准
还行 虽然代码有问题 但是思路是清晰的
有错误啊，晕
嗯，有用的 东西还是挺多的~~
这个对理解浮点数很有帮助的，希望大家都下载，我看了觉得很好
有错误，好像有些bug没除好
有错误啊 根本跑不出来
不知道为何，跑的时候会出错，好像有些bug没除好