基于FPGA设计多功能数字钟（VHDL程序） 上传者：qq_91971 2019-05-15 06:42:53上传 DOC文件 36.5KB 热度 58次 多功能数字钟VHDL程序本文所设计的数字钟具有通过reset键对时、分、秒调整功能.该设计分为六个部分：六进制计数器counter6，十进制计数器counter10，二十四进制计数器counter24，时钟模块bclock，LED扫描显示模块ledctrl，以及顶层设计。设计使用VHDL语言，程序代码如下： 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 qq_91971 资源：10 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
