数字时钟设计

Name: 数字时钟设计
Rating: 4.5 (41 reviews)
Author: naolaoxinle

上传者：naolaoxinle 2018-12-19 03:45:00上传 MS10文件 485.93KB 热度 41次

数字时钟设计 multisim 软件制作仿真

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字时钟数字时钟课程设计

课程设计的数字时钟的课设，设计非常详细，有电路图仿真的电路设计，按着上面的连线就行了，用了LS90在...

大小：0B | 2019-05-01 15:05:53
数字时钟设计

大小：0B | 2019-01-18 13:29:22
数字时钟设计VHDL

设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时...

大小：0B | 2019-09-27 19:57:21
VHDL数字时钟设计

VHDL digital clock design

大小：0B | 2019-06-28 00:39:12
vhdl数字时钟设计

Vhdl digital clock design

大小：0B | 2019-06-22 06:11:45
数字时钟设计.zip

数字逻辑课程设计数字时钟计算机科学技术用Verilog HDL对CPLD进行编程，并增加适当的...

大小：8.83MB | 2020-07-17 17:03:57
数字时钟设计原理

摘要: 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性...

大小：7KB | 2020-09-24 06:25:58
eda数字时钟设计

这是一个时钟设计说明书

大小：403KB | 2020-09-24 18:42:36
数字时钟仿真设计

数字时钟的Multisim设计与仿真.doc

大小：0B | 2020-05-27 23:21:40
数字时钟vhdl设计

Digital clock vhdl design

大小：0B | 2019-06-28 00:39:27
数字时钟设计手册

数字时钟设计手册概述这是一份基于单片机的数字时钟设计手册，旨在提供详细的设计说明和实施指南。设计要求...

大小：533KB | 2024-04-13 18:48:36
数字时钟EDA设计

有分、秒、时显示，可以整点报时用VHDL语言设计分模块，再进行打包综合

大小：0B | 2019-05-06 06:17:04
数字逻辑数字时钟设计报告

1.设计任务设计制作一台数码显示管显示的数字钟。2设计要求⑴时钟显示功能，能够以十进制显示“星期”、...

大小：0B | 2019-05-15 23:47:29
数字时钟设计-数字电子课程设计

大小：0B | 2019-02-28 09:11:19
数字时钟课程设计

数字时钟课程设计报告，完整版，可以仿真，用multisim设计的。

大小：0B | 2019-09-21 01:54:59
数字电路时钟设计

大小：0B | 2019-02-13 16:53:48