VHDL—设计半加器 上传者：star3742 2018-12-18 12:52:23上传 DOCX文件 13.18KB 热度 92次 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。用结构方法设计一个半加器。两个一位二进制数Ai 和Bi相加，Si为半加器的和，Si+1为进位输出。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
