DDS信号源设计 上传者：p31644 2019-05-13 22:49:49上传 ZIP文件 159.12KB 热度 75次 利用FPGA+DAC，设计一个DDS信号发生器分辨率优于1HzROM表长度8位、位宽10位输出频率≥100kHz（每周期≥10个点）显示信号频率/频率控制字（可切换，十六进制显示，低频时至少含1位小数）输入频率控制字设置频率使用最低的时钟频率、最少的N和M位数 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
