SHA256算法的verilog实现 上传者：zealde 2019-05-13 12:58:43上传 ZIP文件 5.79KB 热度 91次 SHA256算法的verilog实现IPCore自动生成的FIFO和ROM没有上传都是使用高端blockmemory同时这里的rd_wr_dram模块是我实验室自己开发板子上的读写存控逻辑 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-13 12:58:43 不过，可以用来试试看 码姐姐匿名网友 2019-05-13 12:58:43 代码真实可靠，和论文上写的流程基本符合。具有很强的参考和借鉴意义，但是rd_wr_dram模块看起来比较费劲。希望作者能够 进一步解释。那么这个代码就是特别成功的例子。 码姐姐匿名网友 2019-05-13 12:58:43 不错，很有参考价值 码姐姐匿名网友 2019-05-13 12:58:43 不能直接用，但是可以参考一下 码姐姐匿名网友 2019-05-13 12:58:43 雖然沒有IP CORE，還是可以參考 码姐姐匿名网友 2019-05-13 12:58:43 代码可学习用，下载包里没包含ipcore生成到部件，因此不能直接运行，可以补充上后调试 码姐姐匿名网友 2019-05-13 12:58:43 虽然不能编译，但是很有借鉴意义~~ 码姐姐匿名网友 2019-05-13 12:58:43 可以参考一下原理 码姐姐匿名网友 2019-05-13 12:58:43 也只能用于参考了，毕竟编程思想还是可以借鉴的 码姐姐匿名网友 2019-05-13 12:58:43 完全不能使用嘛~不过还可以参考一下~ 发表评论
不过，可以用来试试看
代码真实可靠，和论文上写的流程基本符合。具有很强的参考和借鉴意义，但是rd_wr_dram模块看起来比较费劲。希望作者能够 进一步解释。那么这个代码就是特别成功的例子。
不错，很有参考价值
不能直接用，但是可以参考一下
雖然沒有IP CORE，還是可以參考
代码可学习用，下载包里没包含ipcore生成到部件，因此不能直接运行，可以补充上后调试
虽然不能编译，但是很有借鉴意义~~
可以参考一下原理
也只能用于参考了，毕竟编程思想还是可以借鉴的
完全不能使用嘛~不过还可以参考一下~