Huffman编码、解码器的Verilog实现 上传者：daozhliu 2019-05-13 07:55:06上传 RAR文件 141.06KB 热度 98次 使用Modelsim通过Verilog语言实现Huffman编码器、解码器，并在一个总的testbench中对其进行测试与联调 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-13 07:55:06 参考中。。。 码姐姐匿名网友 2019-05-13 07:55:06 还行吧，参考中 码姐姐匿名网友 2019-05-13 07:55:06 还行，少量的参考价值 码姐姐匿名网友 2019-05-13 07:55:06 正在使用，还没有编译通过 码姐姐匿名网友 2019-05-13 07:55:06 有参考意义，但是可能不是我们想要的 码姐姐匿名网友 2019-05-13 07:55:06 非常不错，很有用，谢谢啦 码姐姐匿名网友 2019-05-13 07:55:06 比较简单，实用性不大 码姐姐匿名网友 2019-05-13 07:55:06 好像是modelsim的仿真代码。不是FPGA的Verilog实现代码 码姐姐匿名网友 2019-05-13 07:55:06 还行，不过太简单了，实用价值不大 码姐姐匿名网友 2019-05-13 07:55:06 还行吧，感觉帮助不大唉。 发表评论
参考中。。。
还行吧，参考中
还行，少量的参考价值
正在使用，还没有编译通过
有参考意义，但是可能不是我们想要的
非常不错，很有用，谢谢啦
比较简单，实用性不大
好像是modelsim的仿真代码。不是FPGA的Verilog实现代码
还行，不过太简单了，实用价值不大
还行吧，感觉帮助不大唉。