VHDL实现一位全加器，并串行实现四位全加器
用VHDL语言编写的一位全加器，并实现四位全加器，串行连接
下载地址
用户评论
不错，可以运行
还不错，可以运行，但是由半加器组成的，如果是用VHDL直接写的全加器就更好了
还可以，能够运行的！