altera FPGA FIR滤波器设计
在altera CycloneII的EP2C8的FPGA下 基于IP核的FIR滤波器设计,该设计为低通滤波器,截止频率为50KHz
下载地址
用户评论
刚接触,对于新手来说很有用
完全可以使用,有一点小瑕疵,就是直流跳变时会有毛刺,要把en》=h0ff改成h080会好一点
没有详细步骤!不太明白!