使用VerilogHDL语言写的关于实现对ADC、MDC控制的程序

个人学习VerilogHDL以来写的第一个程序，所以其中可能有不完善的地方，供各位参考。大虾直接无视……使用的晶振频率为40Mhz,通过16分频得到250Khz的信号adcclk输出控制TLC0831，再经过10000分频得到40ms的信号控制MDC，最终完成1s一个MDC的切换，采样后的数据采用三个字节传送数据，第一个字节为0，作为标志位使用；第二个字节的8bit前四位为MDC编号，后四位为采样序号，MDC编号从0-9，采样序号从1-10；第三个字节为数据位，数据范围从1-255；使用rs232通信。在上位机读取数据时，如果为0则为标志字节（由于编号字节和数据字节都不可能为0），便于进行控制。每个数据发送两次，没有校验位，可在后端进行数据比对完成校验。