MOS模拟集成电路版图设计与验证基于CadenceVirtuoso与MentorCalibre.pdf

CadenceAllegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到CadenceEncounter与Virtuoso平台的支持，Allegro协同设计方法使得高效的设计链协同成为现实。