FPGA串口8位转32位收发数据 上传者：bobae 2019-04-28 21:04:48上传 ZIP文件 983.11KB 热度 27次 此为FPGA串口8转32位收发数据，笔者亲测可用，接收与发送数据都进行了32位的转化，希望可以帮助到有需要的朋友们 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-04-28 21:04:48 极好的资源，不知道楼上为何说是空白，作者是把工程都放进去了，有个pll的IP核，可以忽略，找到verilog文件，如果有100MHz时钟就可以直接用了，如果是小时钟，自己用quartusII或者vivado加个倍频就好。收发都是32位，亲测全部数字传输准确。 码姐姐匿名网友 2019-04-28 21:04:48 什么都没，空白的 发表评论 bobae 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
极好的资源，不知道楼上为何说是空白，作者是把工程都放进去了，有个pll的IP核，可以忽略，找到verilog文件，如果有100MHz时钟就可以直接用了，如果是小时钟，自己用quartusII或者vivado加个倍频就好。收发都是32位，亲测全部数字传输准确。
什么都没，空白的