FPGA串口8位转32位收发数据 上传者：bobae 2019-04-28 21:04:48上传 ZIP文件 983.11KB 热度 50次 此为FPGA串口8转32位收发数据，笔者亲测可用，接收与发送数据都进行了32位的转化，希望可以帮助到有需要的朋友们 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-04-28 21:04:48 极好的资源，不知道楼上为何说是空白，作者是把工程都放进去了，有个pll的IP核，可以忽略，找到verilog文件，如果有100MHz时钟就可以直接用了，如果是小时钟，自己用quartusII或者vivado加个倍频就好。收发都是32位，亲测全部数字传输准确。 码姐姐匿名网友 2019-04-28 21:04:48 什么都没，空白的 发表评论
极好的资源，不知道楼上为何说是空白，作者是把工程都放进去了，有个pll的IP核，可以忽略，找到verilog文件，如果有100MHz时钟就可以直接用了，如果是小时钟，自己用quartusII或者vivado加个倍频就好。收发都是32位，亲测全部数字传输准确。
什么都没，空白的