VHDL语言的并入串出移位寄存器 上传者:iagyje 2019-04-28 12:51:27上传 TXT文件 590B 热度 94次 VHDL语言的并入串出移位寄存器,适用于可用于控制错误信号的输出! 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论