分频器加12进制计数器VHDL

上传者：cminirice 2019-04-28 00:05:24上传 RAR文件 187.9KB 热度 37次

十二进制异步计数器，内置分频器，含测试代码VHDL，上机测试成功

下载地址

用户评论

更多下载

下载地址

立即下载

收藏腾讯微博

用户评论

分频器加12进制计数器VHDL

十二进制异步计数器，内置分频器，含测试代码VHDL，上机测试成功

大小：0B | 2019-04-28 00:05:24
4022 CMOS 八进制计数器/分频器

4022CMOS八进制计数器/分频器

大小：66.78 KB | 2022-12-09 20:57:44
4017 CMOS 十进制计数器/分频器

4017CMOS十进制计数器/分频器

大小：70.00 KB | 2022-12-09 21:25:46
FPGA分频器计数器资料

很详细的FPGA资料，里头有周立功公司的FPGA培训资料，对于学习FPGA的初学者，以及具有一定基...

大小：0B | 2019-02-16 12:48:49
4022CMOS八进制计数器分频器

The CD4017BC is a 5-stage divide-by-10 Johnson cou...

大小：92.59 KB | 2022-07-01 09:29:01
4017CMOS十进制计数器分频器

The CD4017BC is a 5-stage divide-by-10 Johnson cou...

大小：93.60 KB | 2022-07-01 15:37:17
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
verilog实现计数器和分频器

verilog实现计数器和分频器，是初学者可以参考的。计数器是分方向控制的，分频可以实现偶数分频和奇...

大小：0B | 2019-07-12 21:17:02
分频器VHDL

利用VHDL语言实现分频器的基本功能，实验效果稳定。

大小：0B | 2019-03-02 15:09:24
VHDL分频器

使用VHDL编写的分频器。主频率为50MHZ，进行分频后得到1HZ的时钟。

大小：0B | 2019-03-02 15:09:25