计算机组成原理寄存器堆设计实验
1.学习使用VerilogHDL语言进行时序电路的设计方法2.掌握灵活运用VerilogHDL语言进行行为级语言描述的技巧和方法;3.学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.
下载地址
用户评论