uartverilog源码与testbench 上传者：wenhaoeg 2019-04-27 03:50:46上传 RAR文件 1.97KB 热度 60次 简单的uartverilog源码，没有奇偶校验位，1bit停止位，8bit数据位，MSB先。实际测试通过。可在此基础上修改自己需要的uart源码 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-04-27 03:50:46 很工整的代码。 码姐姐匿名网友 2019-04-27 03:50:46 文件毫无用处！ 发表评论
很工整的代码。
文件毫无用处！