基于VerilogHDL语言的新型抢答器设计 上传者：chenhuayinyu 2018-12-07 10:07:55上传 PDF文件 2.29MB 热度 38次 本文提出一种基于 Verilog HDL 语言的抢答器设计方法。该设计实现有三组输 入，具有抢答倒计时功能，对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍 抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用 Verilog HDL语言模 块化和层次化的思想，使设计十分简单，能够广泛应用于各种竞赛中 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2018-12-07 10:07:55 很不错的资源。我是下载后自己学习用的，可以直接用，很好 码姐姐匿名网友 2018-12-07 10:07:55 被骗了 网上有免费的资源 还浪费了我五分。根本不值这么多分。 发表评论 chenhuayinyu 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很不错的资源。我是下载后自己学习用的，可以直接用，很好
被骗了 网上有免费的资源 还浪费了我五分。根本不值这么多分。