用VHDL实现变模计数器

Name: 用VHDL实现变模计数器
Rating: 4.5 (60 reviews)
Author: zly-只是个学生

上传者：zly-只是个学生 2018-12-07 09:55:59上传其他文件 500kb 热度 60次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: qqarmor8130 2018-12-07 09:55:59

程序很有用，对我帮助很大

用VHDL实现变模计数器

大小：0B | 2018-12-07 09:55:59
变模计数器

verilog实现变模计数器

大小：0B | 2018-12-21 02:08:18
模可变计数器的VHDL实现

VHDL的实现，有个变模位，当m为0时，实现23计数，当m为1时，实现109计数，如果要求其他的计数...

大小：0B | 2018-12-21 02:08:55
模可变计数器vhdl设计

Modular variable counter vhdl design

大小：0B | 2019-06-24 01:03:25
用VHDL编写计数器

Writing counters in VHDL

大小：0B | 2019-06-26 08:08:18
基于VHDL的模可变计数器

大小：0B | 2019-01-15 01:41:56
VHDL语言计数器实现

已验证的，很好用，具体通过状态机实现技术功能，目前是模4的计数器

大小：0B | 2019-05-13 18:43:47
vhdl计数器

library ieee; use ieee.std_logic_1164.all; use iee...

大小：0B | 2018-12-25 00:01:29
VHDL计数器

用VHDL写的计数器模块,可以在此基础上进行修改

大小：351B | 2020-09-11 14:33:55
计数器vhdl

大小：0B | 2019-02-16 13:17:29
计数器VHDL

数字逻辑电路设计实验用VHDL语言实现的计数器

大小：0B | 2019-09-23 13:36:31
模可变计数器的设计（VHDL语言）

大小：0B | 2018-12-07 09:56:04
变模计数器课程设计报告

"Module Counter" course design report

大小：0B | 2019-06-24 01:02:57
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
用QUARTUS设计模可变计数器器

大小：0B | 2018-12-07 09:55:56
vhdl计数器设计

vhdl计数器设计的实现计数器的常用规则和写法等

大小：87KB | 2020-10-30 17:56:38