基于FPGA的8位处理器的设计

CPU是电子信息产品的核心，自主研发CPU对于国家的发展具有重大的意义。近年来，EDA技术的发展为CPU的设计提供了很好的条件。本设计基于EDA和FPGA技术，使用Quartus II 软件，利用Verilog HDL语言完成了一个具有16条指令的8位CPU，其功能模块包括时钟发生器，指令寄存器，累加器，算数逻辑运算单元，数据控制器，地址多路器，程序计数器，状态控制器。运用Modelsim SE软件进行了各个小模块和整个CPU模块的时序仿真，结果表明，其功能可以满足设计要求。