使用quartus ii设计秒表 上传者：jxz98525 2019-03-28 08:03:06上传 RAR文件 137KB 热度 41次 设计的综合性环境,也是适合SOPC的最全面的设计环境。它拥有现场可编程门阵列(FPGA) 和复杂可编程逻辑器件(CPLD) 设计...本文以Quartus II 4.0 为设计平台,以FPGA 为核心,设计了一个具体数字系统即带计时器功能的秒表系统 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-03-28 08:03:06 可以，能使用，看了受益匪浅！ 码姐姐匿名网友 2019-03-28 08:03:06 代码简洁易懂，拿来学习还是比较适合的，如果思路和注释更详细就好了 码姐姐匿名网友 2019-03-28 08:03:06 不错，绝对能用 发表评论 jxz98525 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
可以，能使用，看了受益匪浅！
代码简洁易懂，拿来学习还是比较适合的，如果思路和注释更详细就好了
不错，绝对能用