基于altera FPGA 的 UART IP核 上传者：王世兴119 2018-12-09 15:12:45上传 GZ文件 1.48MB 热度 320次 使用verilog HDL语言编写的串口IP核，经过波形仿真验证 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-09 15:12:45 还没有用，先谢谢了 码姐姐匿名网友 2018-12-09 15:12:45 挺好的，给个赞 码姐姐匿名网友 2018-12-09 15:12:45 还是不错的 extensive49113 2024-12-31 03:57:07 看起来东西挺多，还没怎么用 v52245 2025-01-04 05:08:31 感觉不怎么好用，不过可以参考参考！ nourishment_39674 2024-12-27 15:10:55 没怎么用，感觉不好用 xiaowhy 2025-01-10 22:16:07 可用参考使用，很好 冰封寒郁 2024-12-29 16:35:08 下载下来了 ，可以打开后发现用不上 qqromance69451 2025-01-07 12:08:56 怎么用？？？？ 比尔·马云 2025-01-08 01:08:57 写的挺好的，可以参考一下 发表评论
还没有用，先谢谢了
挺好的，给个赞
还是不错的
看起来东西挺多，还没怎么用
感觉不怎么好用，不过可以参考参考！
没怎么用，感觉不好用
可用参考使用，很好
下载下来了 ，可以打开后发现用不上
怎么用？？？？
写的挺好的，可以参考一下