VHDL转换成Verilog vvToForm(RTL VHDL to Verilog) 上传者:dsq4788 2018-12-09 15:08:50上传 ZIP文件 185KB 热度 85次 通过对VHDL语法及语义分析,把VHDL描述的电路,转成Verilog文件,支持RTL级. 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论