基于FPGA的32位并行乘法器的设计与实现

Name: 基于FPGA的32位并行乘法器的设计与实现
Rating: 4.5 (51 reviews)
Author: jpw48628

上传者：jpw48628 2019-03-13 22:12:11上传其他文件 500kb 热度 51次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-03-13 22:12:11

不直接用FPGA，参考一下

基于FPGA的32位并行乘法器的设计与实现

大小：0B | 2019-03-13 22:12:11
基于FPGA Verilog的并行乘法器设计

Verilog 串行流水线式DSP乘法器设计,代码通过仿真以及下板调试,从输入到输出只用了三个时钟周...

大小：2KB | 2020-08-21 06:53:27
FPGA并行乘法器

大小：0B | 2019-03-13 22:12:09
FPGA四位并行乘法器

FPGA四位并行乘法器，QuartusII软件运行成功。

大小：0B | 2019-05-31 17:41:08
32位单浮点乘法器的FPGA实现

摘要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采...

大小：187KB | 2021-02-23 22:38:48
32位的乘法器

此代码利用移位法实现了乘法器，并且对带时钟的进行了改进，分为同步和异步两种，仿真测试没有漏洞。

大小：0B | 2019-05-28 01:20:40
FPGA实现16位乘法器

Verilog实现的16为乘法器，并用仿真代码。

大小：0B | 2019-06-05 02:57:51
8位并行乘法器

大小：0B | 2018-12-31 12:30:38
32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现

大小：0B | 2019-09-07 08:37:43
32位快速乘法器的实现

大小：0B | 2019-03-12 03:14:25
FPGA乘法器的设计

大小：0B | 2019-02-17 00:03:29
32位乘法器

32位并行乘法器，基于与门，全加器以及半加器实现的乘法器。

大小：0B | 2019-05-31 10:05:30
fpga乘法器设计

这是乘法器的一种思路.运用了华莱士树的算法,并且有booth算法作为补充,是一种高效可靠的乘法器思路...

大小：0B | 2019-05-16 06:13:52
大整数乘法器的FPGA设计与实现

大整数乘法是公钥加密中最为核心的计算环节,实现运算快速的大数乘法单元是RSA, ElGamal,全同...

大小：1.19MB | 2021-04-04 15:58:04
FPGA乘法器设计

大小：0B | 2019-02-17 00:03:28
32位乘法器的实现补码乘

32-bit multiplier implementation, complement multi...

大小：0B | 2019-06-27 00:31:36