DAC原理与仿真pdf

本文设计的是一个采用1.8v 供电电压的12 位，100 兆采样速率电流型DAC。 为了获得高的线性度和无杂闪动态范围（SFDR），电路采用了高7 位温度计译 码，低5 位二进制译码的分割结构。由于设计的DAC 每增加1 位，电流源阵列 中的总晶体管面积增加四倍以使晶体管匹配满足精度要求，另外，连线和额外的 电路开销也会增加一倍，因此，单元阵列有几百微米的纬度，这使得要减小由于 工艺，温度和电学梯度引起的不匹配变得十分困难。为了解决这一问题，本文采 用CSA 的方法，即电流源单独放在一个与其它电路分开来的阵列中。这种方法 使得电流源晶体管能被分成很多股放置在CSA 中的不同地方以抵消梯度的影