数字系统仿真VHDL设计课程实验

数字系统仿真VHDL设计课程实验，附实验源代码 实验一. 分频器设计 实验二. VHDL描述风格比较 实验三. 4位可逆计数器 实验四. 7段数码管译码器设计与实现 实验五. 状态机代码验证 实验六. 序列检测器的设计 实验七. 基于ROM的正弦波发生器的设计 实验八. 数字密码锁的设计与实现 实验九. 数字频率计的设计 附录. Altera DE2常用管脚