1. 首页
  2. 课程学习
  3. 嵌入式
  4. VHDL状态机设计方法

VHDL状态机设计方法

上传者: 2019-03-05 01:13:19上传 PPT文件 342KB 热度 35次
1.状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点; 2.由于状态机的结构相对简单,设计方案相对固定; 3.状态机容易构成性能良好的同步时序逻辑模块;
用户评论