verilog十大基本功

最近对国内的主要EDA 论坛做了一项调查，耗时一个多月，经过仔细的总结，发现一个有趣的现象：国内关于HDL 提出问题的帖子，有80%都集中在一小部分基本问题上。同样的一个问题，从5 年前开始就有人问起，一直问到今天，很可能还会持续到N 年后。貌似新人们总也避不开这些说难其实也不难的问题，而且实际的调查还发现，就连好多工作多年的工程师们对这些问题也是稀里糊涂，似懂非懂。为了帮助大家一劳永逸解决这些基本难题，从而迈向自由编程的康庄大道，我们特地开辟了这个版块，要把这些基本功一一传授给大家。如果觉得我们的帖子还不过瘾，你可以回帖继续提问，务必把所有概念搞清搞懂。另外所谓十项只是一个概述，请勿过分计较