基于PXA270的嵌入式数字存储示波器的研制

介绍了一种嵌入式数字存储示波器的设计原理与实现, 该示波器以PXA270为嵌入式CPU,采用现场可编程门阵列( FPGA)为逻辑控制单元。其数据采集部分由预处理电路、 A/D 转换器、同步动态存储器(SDRAM)和集成于FPGA 芯片的数字逻辑电路组成;并在PB和EVC 开发环境下完成了WinCE系统剪裁等嵌入式软件部分。该示波器经过实际测试,最高实时采样率可达1GHz/s,达到预期设计要求。