一种宽输入范围高精度频率计的设计

数字频率计设计一般都是采用分立数字器件和集成模拟芯片来实现, 其精度不太高, 而且输入信号范围常常受到限制。 一种采用可编程数字逻辑器件 CPLD, 将数字器件进行集成化, 并配备高稳定度时钟, 对输入模拟信号采用多路程控精密放大整形的技术, 利用等精度测频法, 实现了对频率的高精度测量。 使得频率测量范围达到数十兆, 精度超过 10- 7 ,输入信号最小到 10 mV