FM0解码设计

FM0 编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC 中得到广泛的应用，线路FM0 解码模 块是ETC 系统基带电路重要组成部分，本文基于ETC 系统中车载单元（On board unit，OBU）与路边单元（Road side unit，RSU）之间的短距离双向通信，以提高FM0 解码速度的目的，根据FM0 编码原则，在FPGA 软件环境下用高级硬 件描述语言VHDL 实现FM0 解码器设计，给出程序代码，在Quartus II 环境下仿真，并通过逻辑分析仪观察波形。同 等功能下，解码时间是图形输入法的五分之一。