JPEG编码器IP的研究与实现pdf

本文首先对JPEG编解码的原理进行了阐述。 其次，用硬件设计语言Verilog HDL对JPEG编码器进行了RTL级建模， 用TOP—down设计方法，给出了各个模块的设计流程和方块图。 第三，对DCT算法进行了某些方面的改进，利用优化算法进行某些改良，从 整体上提高编码性能，达到了满意的效果。并利用FPGA进行了验证。总结了消 耗的资源，并和以往的设计进行了对比。