-
FPGA实现的数字锁相环，可以对未知的频率进行锁相
大小：167KB | 2019-09-23 19:49:22 -
利用box-muller产生高斯随机数，verilog代码，亲测有效
大小：1KB | 2019-05-13 06:16:58 -
大小：0 | 2019-02-27 17:41:58
Ta的上传资源列表