用VHDL语言设计的一个能显示12/24小时计时与报时等功能的时钟。

设计一个能进行异步全双工串行通信的模块，该模块以固定的串行数据传送格式收发数据。