-
JTAG的状态详解,有助于了解jtag并用于设计中
大小：570.84KB | 2021-01-14 18:43:14 -
JESD标准规范，包括DDR、DDR2、DDR3、DDR4四种内存颗粒的设计规范
大小：8.67MB | 2019-05-15 02:33:03 -
IEEE发布的verilogHDL标准，verilogHDL的权威参考
大小：3.22MB | 2019-05-13 11:22:09 -
至今为止的usb所有版本的协议包括USB1.1,USB2.0,USB3.0
大小：9.33MB | 2019-05-08 04:01:30 -
以Allegro16.6为平台，详细说明常用约束设置，图文讲解，清晰明了
大小：12.79MB | 2019-05-03 01:11:37 -
大小：0 | 2019-03-01 03:24:57
-
大小：0 | 2019-01-19 08:06:13
-
大小：0 | 2019-01-14 16:04:29
Ta的上传资源列表