-
数字逻辑课程的上机作业用VerilogHDL语言编写七段数码管的显示程序
大小：417.09KB | 2019-05-31 16:52:02 -
数字逻辑课程作业QuartusII实现的数字钟
大小：1.69MB | 2019-05-15 18:36:21 -
分两部分：1)学号（后4位）用键盘输入并显示学号，按确认键后串行序列发生器开始工作；2)16位串行序...
大小：530.19KB | 2019-05-14 19:28:28 -
大小：0 | 2019-02-17 16:48:08
-
大小：0 | 2019-01-11 23:45:57
Ta的上传资源列表