-
用VHDL设计,maxplus编写分频计数器30进制6进制
大小:1.65KB | 2019-08-17 17:21:16 -
用maxplus将8421码转化为5421码,求和,后再转化为8421码输出
大小:1.91KB | 2019-05-15 03:01:18 -
开发软件为emu8086 程序为时钟 从设备获取时间
大小:4.1KB | 2018-12-29 09:35:35
Ta的上传资源列表